Loading...
Reload document 
Open in new tab ELECTRONIQUE NUMERIQUE
Logique combinatoire et multiplexage
EPMI Cergy
1AING
1- Exercice 1 : (Centrale)
La fonction Multiplexeur 2 vers 1, dont le symbole logique est représenté Figure 1,
correspond à la définition donnée Figure 2.
1- Après avoir établi la Table de Vérité puis le tableau de KARNAUGH de cette fonction
Multiplexeur, donner l’expression de la sortie Y en fonction des entrées A et B et du signal de
sélection S.
a) en effectuant une synthèse sur les 1, ( expression sous la forme d’une somme de produits),
b) en effectuant une synthèse sur les 0, ( expression sous la forme d’un produit de sommes),
c) vérifier l’égalité des 2 expressions.
2- Etablir le schéma logique du multiplexeur 2 vers 1 en utilisant successivement.
1) des portes AND, OR et NOT,
2) des portes NOR,
3) des portes NAND.
TD-Logique combinatoire et multiplexage.doc
1
gdedel.webhop.net
Giovanni.del-franco@wanadoo.fr
ELECTRONIQUE NUMERIQUE
Logique combinatoire et multiplexage
EPMI Cergy
1AING
2- Exercice 2 : (centrale)
1- Etude logique de l’addition arithmétique
1-1- Compléter le Tableau 1 avec le résultat, codé par les bits
Co et S, de l’addition arithmétique des 3 bits A, B et Ci.
1-2- Etablir les équations logiques complètes de S et de Co
En fonction de A, B et Ci.
1-3- L’équation logique de S peut-elle être réduite ?
1-4- L’équation logique de Co peut-elle être réduite ?
2- Etude matérielle de l’additionneur
Pour réaliser l’addition de 3 bits on dispose de portes NAND
à 2 entrées, 3 entrées et 4 entrées, voir Figure 1.
2-1- Transformer en conséquence les équations logiques,
éventuellement réduites, de S et Co.
2-2- Etablir les schémas logiques correspondants.
3- Exercice 3 :(comparateur)
de 4 bits :
1 : S = 1 si A = B
2 : S = 1 si A > B
Déterminer la structure des circuits réalisant les fonctions suivantes entre 2 nombre A et B
4- Exercice 4 : (Polytechnique Montréal)
Soit la fonction :
Z= ABCD+ ABCD+ ABCD+ ABCD+ ABCD+ ABCD+ ABCD
a) Représenter cette fonction par une table de Karnaugh à variable inscrite où C et D sont les
variables inscrites.
b) Vous dever réaliser cette fonction à l’aide d’un multiplexeur à quatre entrées (e0, e1, e2 et e3)
commandé par deux bits de sélection (I1, I0). Les variables A et B seront les bits de sélection
comme l’illustre la figure suivante
TD-Logique combinatoire et multiplexage.doc
2
gdedel.webhop.net
Giovanni.del-franco@wanadoo.fr
ELECTRONIQUE NUMERIQUE
Logique combinatoire et multiplexage
EPMI Cergy
1AING
Votre tâche consiste à concevoir le circuit combinatoire à deux entrées (C et D) et dont les
quatre sorties sont branchées au multiplexeur. Liste du matériel à votre disposition :
• Des inverseurs,
• Des portes logiques à deux entrées (ET et OU seulement).
c) réaliser maintenant la fonction Z avec uniquement des multiplexeurs à
deux entrées (1 bit de sélection I0 et deux entrées e0 et e1). Aucun autre élément (inverseur ou
porte logique) n’est disponible. Considérer que vous avez accès aux entrées (A, B, C, D) et
leurs valeurs inverses. Donner le schéma du circuit.
5- Exercice 5 : (comparateur)
Un comparateur n bits est un circuit logique contenant 2n entrées, a0, a1, …, an-1 et b, b, …,
bn-1 et deux sorties nommées s et e, on aura :
e=1 et s=0 si A=B
e=0 et s=1 si A>B
e=1 et s=1 si A